Ref - 9 R9

⑩ 日本国特許庁(JP)

00 特許出頭公開

@ 公 開 特 許 公 報 (A) 平2-8950

@Int. Cl. 3

識別記号

庁内袋理番号

@公開 平成2年(1990)1月12日

G 06 F 15/16

330 C

6745-5B

(1000) I 7 12

_.__

7459-5B G 08 F 1/04

330 A

審査請求 未請求 請求項の数 1 (全7頁)

9発明の名称 回路岡期方式

❷符 頤 乎1−36403

❷出 頤 平1(1989)2月17日

優先権主張 Ø1988年2月17日@米国(US)@156.779

の発 明 者 マーク ジイ,ジョン

エスカロン 1000, ナンバー 112

ソン 明 者 エドウイン エル, ハ

アメリカ合衆国, カリフオルニア 95051, サンタ クラ

アメリカ合衆国、カリフオルニア 94086・サニーベル。

ラ, デイトン アベニュー 364

ドソン の出 頤 人 ミップス コンピュー

アメリカ合衆国, カリフオルニア 94086, サニーベル,

アルケス アペニュー 930

コーボレイテフド

タ システムズ, イン

四代理 人 弁理士 小橋 一男 外1名

明 年間 一部

11. 独明の名称

四発

個器丙期方式

2 - 特許訓求の範囲

3. 短明の詳細な説明

技術分野

本発明は、電子回路の動作を向期させるシステム乃至は方式に関するものであって、更に辞細には、中央処理変更及び移動小数点コブロセサの動作を阿照させる為の電圧制御型可愛理路線フェーズロックループシステムに関するものである。 位来技術

シスカのは、 ののでは、 のので

将開平2-8950(2)

必ずしも従来技術におけるものではないが、マイクロプロセサをベースとしたシステムを同郷させる為の1解決方法は、N. Forayth at al. の「16MIPSピーク性値を具備する32ピットマエSICPU(A 32-Bit VLSI CPU with 15-MIPS Peak Pactorpanca)」、TEEEジャーナル・オブ・ソリッドステート・サーキッツ(1987年10月)、SC-22(5):788-775の文献に記載されている。この文献に記載されている。この文献に記載されている。この文献に記載されている。の文献に記載されている。の文献に記載されている。の文献に記載されている。

接間語の動作を同盟させる表の1つの公知の技術は、フェーズロックループ回路を使用することである。フェーズロックループ回路は、典型的に、入力信号を食圧制無型オンレータ(VCO)からの多いないないで、位相検知器の出力は、入力信号とを関判型オンレータからの信号との間の位相差に比例している。或位相検知器の出力は、該信号

ク信号から動作する第1及び第2回路を頭脳をせ るるのシステム(方式)が遊供され、雄システム は歴共通クロック信号を受け取り且つ譲グロック 信号を確認1回路へ供給する前に選択した期間だ けそれを遮遮をせるべく接触されている第1遅延 **勝と、庭りロック信号を受け及り且つそれを政策** 2回路へ供給する前に制御酒号に応答して四節可 餡な期間だけそれを選託させるべく登録されてい る第2選延級と、各々が出力信号を供給する時を 後知し且つ応答して薩斯と遊姫路へ護制御信号を 供給する名に延季1及び第2回路の関方へ接続さ れている位相役知郎路とを有している。証例毎億 **分は、減出力信号の間の差異に関係した低位を持** っている。好選変施例においては、進位相検知器 は、エッジトリガー型フリップフロップ回路を有 しており、佐田路の出力は電圧制御型運延算を駆 動する為にロッパスフィルタを介して通過される。 英.阳 鸻

以下、番付の図面を参考に、本発明の具体的実 度の重確に付いて連細に説明する。 の間のエラーを乗しており、それは設理圧制御型オンレータを制御する為にローパスフィルタを介して供給される。 藤エラー信号は、変入力信号に対応しないかも知れない初期問題にも拘らず、設定圧制御製オンレータを入力信号にロックをせる。 且一的

本時明は、以上の点に組みなされたものであって、上述した如き従来技術の欠点を解消し、時に中央処理数関の動作をコプロセヤ又はマイクロプロセサをベースとするシステムにおけるその他のチップとの間で興奮させるのに特に有用な可変延延とフェーズロックループ技術を提供することを目的とする。

<u>维 成</u>

本発明の関節技術によれば、システムパス上の 無駄時間を最小とすることを可能とし、且つマイ クロプロセサの製造における変動延因から発生す るマイクロプロセサ動作速度における変動原因を 補正することを可能としている。

本発明の軒還実施形態においては、共通クロッ

第1周は、中央外域毎曜10の助作を活動小助 点コプロセサ20と同期させるべく選用された 合の本発明の好適な要認例を示している。CPU 10及びFPC20の各々は、外部クロック画か らクロック信号CLKINを受け取るべく接続さ れている。CPUチップ10において、ほクロッ ク信号は危圧制御整道監督1.2 へ供給され、そこ で座信号は以下に説明する期間を持った固定時間 個間だけ遅延される。 遅延された後に、 蓝クロッ ク信号はライン14上を減チップの強部へ供給さ れ、直発部とはドライバ15に関連してCPU出 刀イネーブル信号として包用される個所を包含す る。32ピット幅パスに対する存得事所供の場合。 出力イネーブル信号はドライバ15の風湿でその 他31個のドライバを調御する。底出力イネーブ ル信号は、CPUがンステムデータバスをアクセ スすることを許容し、且つそのパスを介してキャ ッンュメモリ(不図示)をアクセスすることを許 客する.

金システムの動作速度を最大とさせる為に、C

特別平2-8950(3)

PUチップ10及びPPCデップ20が最大選択 で裁キャッシュメモリと通信すること、従って譲 システムデータバス上の最小無駄時間で通信する ことが重要である。 好選実別例において、CPU チップ10は、各砂道たり一千万個以上の命令で 動作し、従って非常に高い帯域幅のインターフェ ースを憂求する。この変態例においては、この符 域幅は、命令用の一度とデータ用に一度、60寸 ノ秒サイクル当たりキャッシュインターフェース ピンを二度ドライブすることによってCPU及び FPCに対し16. 7メガヘルツを使用して遠迩 される。このピン多重化はキャッシュタイミング の復粛な制御を必要とし、そうでなければ、チッ ブ間の相反ぐスキューがデータ有効怠を挟めるこ こととなり、その歯にセットアップ時間及びホール ド時間を侵否し且つバス盤合を発生させる、製造 プロセスにおける変動の差乗として異なったチュ プにおける伝播選れにおける選長の為に、この問 題は一層厳しいものとなる。CMOSライン植に おける変動は、嬢チップのスイッチング送皮に多 野を与え、数チップの阿闍を更に一層困難なもの とさせる。

淨 小盥点コプロセサチップ20もクロック信 母にLKINを受け取るべく複雑されている。魚 クロック信号は、運ぐに電圧制御型返避算22へ 供給され、それは、住CPU上の遅延線と異なり、 可愛時間遅れを持っている。譲遅延長からの出刀 は、FPCチップ20が位システムデータバスを アクセスすることを可能とする各にドライバ25 をイネーブルする盃に使用される。92ビットバ スに対する底CPUに関しての場合と同一の輝徳 で、32個のドライバ25がある。該浮撃小費点 チップも、タイン18上をCPV出力イネーブル 信号及びライン19上をFPC出力イネーブル信 **歩を受け取るべく迎朗された位相後知番30を有** している。理位相後知額は、ライン18及び19 上で受け取られる信号の位相差を避す出力信号を ライン32上に供給する。CPU及びFPCが渡 切に限期されると、ライン32上の借号は、茲C PU出力信号は護時間の最初の50%に到達した

ことを且つ質PPC爾号は取時間の最初の50% に到遠したことを表す。 ライン32上の出力信号 は、ローパスフィルタ37~供給され、それは底 出力信号を時間に関して平均化し且つ制御信号Ⅴ CTRLを可変は圧制抑型逃延為22へ供給する。 遅延進22は、焦遅逝趨を介して通過するクロッ ヶ信号の時間遅れを長くさせるか又は短くさせ、 その際にFPC信券伝徳速れをCPU伝播遅れと マッチングさせ、且つそれらの動作を同期させる。 前述した説明において、顔位相幾知器。ローパ スフィルタ、及び可変電圧制御型運延路は、全て コプロセサチップ上に存在するものとして説明し た、此し乍ら、理解すべきことであるが、これら の構成要素は、同一の結果を持る為に、固定遅延 強を譲コプロセサチップ上に配置させてCPUチ ップ上におおに聖詮させることも可能である。い ずれの方法においても、出力イネーブルラインが、 ドライバ15及び25をイネーブルさせて、デー タモバス上にのせるか又はバスからのデータをラ ッチする.

世来のフェーズロックループシステムにおいて、 位相検知器の出力は、遺圧制御型オンレータ(V CO)を制御する為に、ローパスフィルタを介し で遺過される。彼常庄制御型オンレータは、電圧 の関数である同波登出刀を持っている。無し乍ら、 従来のフェースロックループンステムは、ノイズ に対して低めて敏感であり、且つこの極な制御シ ステムはボール即ち匝を持っているので、安定化 させることが困惑である。本発明システムにおい ては、内部接地と外部接地との間のノイズを回避 し且つビン間での容量性クロストークを耐止する **あにローパスフィルタがチップ上に配置されてい** る。本システムは、デバッグ操作で援助する為に より低速又は中断型クロック信号で減チップを動 作させることを可能としている点が別の利点であ る。チップが再開始をれると、それらは阿難する。 周披敷を制物する包圧側御型オンレータ(VCO) を使用する佐坐のフェーズロックループンステム の場合、クロック信号を低速とさせたり又は発金 に停止させたりすることは出来ない。何敬ならば、

預閱平2-8950(4)

その保なことが発生すると、エラー又はセトリング時間無しで、該オシレータは局波数において 間的な変更を与えることが必要とされる。

鹿2回は、第1回にブロックで示した位相検知 飛30のより弊細な極時図である。位相検知器3 Qは、エッジトリオー型D型フリップフロップを 有しており、それは、信号CPUOUTの上昇韓 邸において、信号FPOUTをサンプルし且つそ の始果を出力ライン53及び54上に与える。C PUOUTが高状態となった後にFPOUTが高。 投稿となると、 ライン 5 4 の F P s l o y は低状 **成となり且つラインドPSLStが髙状態となる。** 一方。その出力が信号CPUOUTによってサン プルされる時に移動小数点チップ20が既に高状 皿となっている場合には、反対の場合となる。ラ イン18上の値号CPUOUTもパルス発生冊5 5をドライブし、それは固定の間の間、好速には 1 G ナノ砂の独皮の時間、NANDゲート47及 ひ48をイネーブルさせる。このことは、CPU OUT及びFPOUT入力信号を電荷付加及び電

福防公出力は今へ変換させ、昼信号は返りーパスフィルタへ供給される。ゲート49、50及び52は、確交交接続された対のゲートによってドライブされるロード(負荷)をバランスさせ、その際に同一の速度で対象的な動作を結択する。

節3四の回路からの出力値多VCTRLは、電 圧制物型延延器をドライブする為に使用される。 従って、浮動小数点チップがあまり早すぎると、 ライン53上のFPRastはアクティブ即ちだ 性状態であり、彼って寝電荷付加信号もアクティ ブ即ち活性状態である。強パルス発生器パルスが アクティブである飓間、庭稚荷付加スイッチがコ ンデンサ60へ接触され、経初がコンテンサ80 へ流れることを貯食する。 関長に、FPCが遅い と、電荷融去ラインがアクティブであり、電流道 64をして貧コンデンサから製荷を始去させる。 重荷付加ラインも及荷除去ラインもいずれもアク ティブでない類同中、コンデンサ60もフロード する、電能調が展フィルタコンデンサを充電も放 **軍もしていない場合、その出力はノードVCTR** し(味つィルタコンデンせば庄の低インピーダン ス版】へ短絡される。新生容量Cgがフィルタコ ・ンデンサ君圧に推浄され、逆って臨電流弧が設プ イルタコンデンサに接収される場合にはディーグ シェアリング即ち電荷共有は殆ど発生しない。従

って、位相検知器とローパスフィルタとの指令は、 意圧の関数としての所望の時間遅れを表す団路を 能做している。

塞4回は、プロック12及び22の各々として 郷1四にブロックで示した常庄制御型建築級の概 時間である。第4回に示した如く、双週姫線(デ ィレイライン)は、一選の12個のドライバ70 a, 70b, . . . , 701と、12回の倒御ト ランジスタフ1a,71b,、、 ,711と、 12個のコンデンサフ2a,72b,. . . , サ 21とを有している。各コンデンサは、 Vasへ接 終されている。該逐延脇の動作原理は、各インバ ータ700がそのロード(衣荷)コンデンサ72 c モドライブする出刀インピーダンスを持ってい ることである。RC時定数を変化させることによ って、一層長い遅れが与えられる。後世すると。 各ドライバの出力における抵抗性負荷を変化させ ることによって、より多くの窓量性負荷を疎イン バータに対して「可衷的」なものとさせることが 可能である。トランジスタ71を使用することに

特周平2~8350(5)

より、小さなゲート対ソース電圧に対して、 腹放 回路が与えられ、且つ該トサンジスタは基本的に オフされる。 減トランジスタのゲートが約2 V に 到達する時間違に、それがターンオンされ、 22 8 分を再換的に出力体子へ紹介させる。

下降の伝播遅れの間の登場は相殺され、その際に クロック信号を基本的に対称的なものに組持している。 政小許可供給電圧及び最大電度の条件下に おいて、第5回に示した如く、調節範囲は約12 ナノ砂であり且つ選延係数は約3ナノ秒/マであ る。そこに示した如く、該回路の動作は、2 V以 上の制御電圧に対しては基本的にリニア即ら直接 約である。

以上、本語明の具体的実際の類様に付いて詳細に説明したが、本発明はこれら具体例にのみ限定されるべきものでは無く、本発明の技術の類別を 途底すること無しに孤々の変形が可能であること は勿論である。

高、本発明は、実施上、大の帰収の1つ又はそ

' れ以上を取りえるものである。

- (2) 上部部(1)項において、耐配位相数知手段が、更に、強制物信号を受け取り且つそれを理 第2理部級手段へ供給する前にそれを時間に関して平均化すべく接続されているフィルタ手段を存

特別平2~8950(6)

することを特徴とする周期方式.

- (3) 上記録(1)項において、前記位相後知事 取は、減2つの回路からの出力信号のいずれが早 かったかを検知する手段を有することを特徴とす。 る関節方式。
- (4) 上記第(3)項において、前記枚如季段が エッジトリガー型フリップフロップ回路を有する ことを特徴とする何限方は、
- (5) 上記第(1)項において、前記第1選組級が、取る範囲の時間遅れを与える複数値のステージを持った第1電圧的舞型遅越越を有しており、前記第2選延緩が取る範距の時間遅れを与える複数側のステージを持った第2電圧制御型遅延越を有しており、前記第1選続線の時間遅れは前記をおしており、前記第1選続線の時間遅れは前記をおる範囲の遅れの中間に設定されることを特徴とする同盟方式。
- (8) 上記第(1)項において、前記第2連通線 季度は、前記制御信号の電位に関係した時間だけ 前記グロック信号を遅延させる為の電圧制御型遅 試験を確していることを特徴とする問題方式。

個数値のステージを有することを特成とする同様 方式。

- (11) 上記算(2)項において、物配フィルタ 手度が、第1スイッチによって格勢コンデンサと 上側電位変との間にスイッチ動作可能に短続され る第1電流域、第2スイッチによって印刷格効コンデンサと下側電位調との間にスイッチ動作可能 に提続される第2電流域、前記第1及び第3関係 減を制御する為に耐越制物信号に広等するスイッ チング手段を有することを特徴とする同層方式。
- (12) 上記第(11) 項において、前記スイッチング手段が、パルスを供給する為のパルス発生酶、節記パルス及び前記制領信号を受け取るべく接続されており且つ前記第1スイッチを制御すべく超合された第1出力増を行った第1ゲート、前記パルス及び相稱的制御信号を受け取るべく機関されており且つ前記第2スイッチへ結合された第2出力増を持った数2ゲートを有することを特徴とする同期方式。
- 4、 四面の簡単な説明

- (7) 上記第(6) 項において、前記數2 盆圧制物度速延線は、前記クロック信号を受け取るべくを接続された人力類子及び出力第子を持ったインバータと、可変時定数を持っており前記出力等子と固定式位との間に逆続された低量・コンデンサ回路網と、前記制御信号を受け取り且つ応答して移取時定数を変化させるべく整度された制御手段とを具備する少なくとも1 個のステージを有することを特徴とする问题個路。
- (6) 上記第(7)項において、前記回路額が、前記回定量位へ接続された第1電極を持ったコンデンサ、前記インパータへ接続された第1電極と抑えコンデンサの第2電極へ坚視された第2電極と前記期領信号を受け取るべく接続された創御電極とを持ったトランジスタを有することを特徴とする同胞方式。
- (9) 上記簿(8)項において、前記程圧制御型 選延級が複数個のステージを有することを特徴と する同様方式。
 - (10) 上記館(9)項において、前記遅延線が

第1回は本発明のシステムを示したプロック図、 第2回は第1回の位相被知器のブロック図、第3 図は第1回のローバスフィルタのブロック図、第 4回は第1回の電圧制御型選選提のブロック図、 第5回は第4回の選延絡の動作を示したグラフ図、 である。

(符合の説明)

10:中央处理数值。

20:浮動小数点コプロセサ

22:電圧開御型返距線

30;位裕视知器

37:ローパスフィルタ

55: ベルス発生圏

60:コンデンサ

61,62:海流亚

约许出版人

ミップス コンピュータ システムズ、 インコーポー レイテッド

持原平2-8950 (フ)







